PCB設計中信號完整性分析的基礎
PCB設計中信號完整性分析的基礎可以是基本的。仿真工具非常適合在原理圖和布局設計過程中計算不同網絡中信號的行為，但是您仍然需要采取一些步驟來解釋結果。盡管某些信號完整性和EM仿真工具可以提供先進的功能，但它們根本無法與您可以從測量中獲得的信息進行比較。無論您使用哪種方法檢查電路板上的信號完整性（都應同時進行），可以采取一些重要步驟來分析信號的行為并確定電路板上的問題。
PCB設計信號完整性分析入門
信號完整性分析從預布局階段的仿真開始。建立布局后，您可以使用一些重要的布局后仿真來分析電路板上與幾何相關的信號完整性。在某些時候，您需要將模擬結果與實際測量結果進行比較，因此請務必方便進行比較。
PCB設計布局前分析
這部分實際上是關于電路設計和組件選擇的。有三項重要的分析可為您提供有關董事會行為的大量信息。
暫時行為。瞬態響應也可以使用瞬態分析在時域中建模，或者您可以根據零極點分析確定瞬態的行為。這將顯示由于振鈴而引起的上沖/下沖，然后可以根據您的設計規則進行檢查。
S參數和傳遞函數。板上的某些功能塊可以建模為多端口網絡，這意味著它們的線性行為可以用特定頻率下的S參數表示。您可以從時域中的反射系數確定S參數。您可以從S參數計算網絡的傳遞函數，反之亦然。這是一本很好的指南，顯示了所涉及的所有數學。
噪聲分析。表現出整流和飽和的組件（二極管，晶體管等）對噪聲的響應與對預期信號的響應將有所不同。這有助于在存在噪聲的情況下進行濾波器和放大器的設計，因為低電平噪聲可能會比所需信號遭受更多或更少的跨阻。除此之外，不同的噪聲源可能會跨越整個頻域（例如1 / f噪聲，散粒噪聲和Johnson-Nyquist噪聲），并且解決某些電路中存在的噪聲可能是具有挑戰性的。檢查信號源上的噪聲如何通過電路傳播可以幫助您嘗試不同的步驟來消除噪聲。
PCB設計布局后分析
這部分實際上是關于檢查電路板上的寄生蟲如何影響信號完整性。由于寄生信號完整性影響是電路板幾何形狀的函數，因此您需要檢查以下與幾何形狀相關的信號完整性問題：
相聲。串擾是許多設計師的禍根，它來自電感和電容耦合。如果要檢查串擾對受害者和攻擊者走線的影響，則只有當兩者相鄰時才會發生電容耦合。感應串擾不受范圍限制，并且板上的所有走線都可以通過磁場相互耦合。
傳輸線行為。雖然可以在預布局階段使用傳輸線模型檢查信號跡線，但最好直接從布局中進行。如果您的線路不受阻抗控制，那么您將需要檢查線路上的反射（如果有）是否會降低接收器的信號電平，并導致數字信號產生階梯式響應。使用模擬信號時，這可能會更加棘手，因為您正在尋找線路上的干擾和駐波形成。但是，正確的信號完整性模擬器可以將入射波和反射波分開，從而使您可以分別檢查每個波的行為。然后，您可以確定反射級別，并查看信號級別PCB設計是否滿足您的信令要求。
您檢查過的所有內容都經過布局前檢查！這里的目的是要檢查寄生效應不會顯著改變電路板上信號的行為。如果多條走線失敗，則需要修改布局。首先要開始的是堆棧和走線幾何。
您應該采取的確切步驟取決于發生了什么失敗。較小的阻抗失配會導致強烈反射，從而在數字信號中產生階梯式響應，因此必須減少阻抗失配（理想情況下應為零）。振鈴是由寄生電感和電容引起的。如果振鈴產生過大的過沖，則將寄生電感和電容減小相同的系數將使您的走線特性阻抗保持恒定，同時增加電路中的阻尼，從而減小振鈴幅度。另一種是通過增加一個串聯電阻來增加阻尼。
PCB設計信號完整性分析中的眼圖
眼圖測量是數字系統（尤其是千兆位網絡設備和調幅信號）中使用的最基本的測量之一。在數字通道中模擬誤碼率需要考慮電路板上的噪聲源，而噪聲源并非總是先驗的。這種特定的度量可以幫助您從單個度量中量化大量信息。您可以直接從眼圖測量中提取以下信息：
定時抖動。當您查看切換期間的信號交叉點時，可以直接從眼圖中看到上升/下降啟動的變化。
信號電平變化。您將能夠輕松查看信號電平如何變化。通常，這是定時抖動和其他隨機噪聲的某種功能。
符號間干擾（ISI）。這在多級信令（例如PAM-4）中很重要，從眼圖看很明顯。不過，您應該對數據進行一些基本分析，以量化ISI并對照標準進行檢查。這將幫助您確定應應用的均衡級別。
平均上升/下降時間。這與信號電平之間的抖動和平均過渡有關。您可以使用平均90％信號電平時間與平均10％信號電平時間之間的時間輕松計算出該時間。
符號持續時間。這是兩次抖動測量之間在信號電平之間的中點之間的時間。
如果我們假設PCB設計電路中的多個噪聲源是不相關的（即獨立的），并且每個噪聲源的自相關為零（Johnson-Nyquist噪聲和1 / f噪聲就是這種情況），那么我們從眼圖將收斂到高斯分布。這意味著我們可以使用一些基本的統計分析來提取平均信號電平和時序抖
動。如果您正在使用多電平信令，則可以在每個電平上應用平均信號電平測量。您還可以從眼圖中提取其他一些測量值。
從這里，我們可以通過計算信號電平超出所需噪聲容限的次數來量化誤碼率。由于您通常使用數十億比特，因此更容易計算每個信號電平的信號電平達到未定義區域閾值的累積概率。由于我們通常使用高斯分布（請參見上面的直方圖），因此可以使用誤差函數輕松計算信號達到未定義的上限或下限閾值的概率。有很多開源程序和在線計算器可以很容易地為您計算這種累積概率。
將實際誤碼率與所需誤碼率進行比較時，可以確定是否需要前向糾錯技術。使用多級信令，您還可以確定是否需要某種均衡方案。動態反饋均衡是一種已用于PAM-4的400G的方案，盡管其他均衡方案對于減少不同情況下的ISI更好。
PCB設計信號完整性分析入門
信號完整性分析從預布局階段的仿真開始。建立布局后，您可以使用一些重要的布局后仿真來分析電路板上與幾何相關的信號完整性。在某些時候，您需要將模擬結果與實際測量結果進行比較，因此請務必方便進行比較。
PCB設計布局前分析
這部分實際上是關于電路設計和組件選擇的。有三項重要的分析可為您提供有關董事會行為的大量信息。
暫時行為。瞬態響應也可以使用瞬態分析在時域中建模，或者您可以根據零極點分析確定瞬態的行為。這將顯示由于振鈴而引起的上沖/下沖，然后可以根據您的設計規則進行檢查。
S參數和傳遞函數。板上的某些功能塊可以建模為多端口網絡，這意味著它們的線性行為可以用特定頻率下的S參數表示。您可以從時域中的反射系數確定S參數。您可以從S參數計算網絡的傳遞函數，反之亦然。這是一本很好的指南，顯示了所涉及的所有數學。
噪聲分析。表現出整流和飽和的組件（二極管，晶體管等）對噪聲的響應與對預期信號的響應將有所不同。這有助于在存在噪聲的情況下進行濾波器和放大器的設計，因為低電平噪聲可能會比所需信號遭受更多或更少的跨阻。除此之外，不同的噪聲源可能會跨越整個頻域（例如1 / f噪聲，散粒噪聲和Johnson-Nyquist噪聲），并且解決某些電路中存在的噪聲可能是具有挑戰性的。檢查信號源上的噪聲如何通過電路傳播可以幫助您嘗試不同的步驟來消除噪聲。
PCB設計布局后分析
這部分實際上是關于檢查電路板上的寄生蟲如何影響信號完整性。由于寄生信號完整性影響是電路板幾何形狀的函數，因此您需要檢查以下與幾何形狀相關的信號完整性問題：
相聲。串擾是許多設計師的禍根，它來自電感和電容耦合。如果要檢查串擾對受害者和攻擊者走線的影響，則只有當兩者相鄰時才會發生電容耦合。感應串擾不受范圍限制，并且板上的所有走線都可以通過磁場相互耦合。
傳輸線行為。雖然可以在預布局階段使用傳輸線模型檢查信號跡線，但最好直接從布局中進行。如果您的線路不受阻抗控制，那么您將需要檢查線路上的反射（如果有）是否會降低接收器的信號電平，并導致數字信號產生階梯式響應。使用模擬信號時，這可能會更加棘手，因為您正在尋找線路上的干擾和駐波形成。但是，正確的信號完整性模擬器可以將入射波和反射波分開，從而使您可以分別檢查每個波的行為。然后，您可以確定反射級別，并查看信號級別PCB設計是否滿足您的信令要求。
您檢查過的所有內容都經過布局前檢查！這里的目的是要檢查寄生效應不會顯著改變電路板上信號的行為。如果多條走線失敗，則需要修改布局。首先要開始的是堆棧和走線幾何。
您應該采取的確切步驟取決于發生了什么失敗。較小的阻抗失配會導致強烈反射，從而在數字信號中產生階梯式響應，因此必須減少阻抗失配（理想情況下應為零）。振鈴是由寄生電感和電容引起的。如果振鈴產生過大的過沖，則將寄生電感和電容減小相同的系數將使您的走線特性阻抗保持恒定，同時增加電路中的阻尼，從而減小振鈴幅度。另一種是通過增加一個串聯電阻來增加阻尼。
PCB設計信號完整性分析中的眼圖
眼圖測量是數字系統（尤其是千兆位網絡設備和調幅信號）中使用的最基本的測量之一。在數字通道中模擬誤碼率需要考慮電路板上的噪聲源，而噪聲源并非總是先驗的。這種特定的度量可以幫助您從單個度量中量化大量信息。您可以直接從眼圖測量中提取以下信息：
定時抖動。當您查看切換期間的信號交叉點時，可以直接從眼圖中看到上升/下降啟動的變化。
信號電平變化。您將能夠輕松查看信號電平如何變化。通常，這是定時抖動和其他隨機噪聲的某種功能。
符號間干擾（ISI）。這在多級信令（例如PAM-4）中很重要，從眼圖看很明顯。不過，您應該對數據進行一些基本分析，以量化ISI并對照標準進行檢查。這將幫助您確定應應用的均衡級別。
平均上升/下降時間。這與信號電平之間的抖動和平均過渡有關。您可以使用平均90％信號電平時間與平均10％信號電平時間之間的時間輕松計算出該時間。
符號持續時間。這是兩次抖動測量之間在信號電平之間的中點之間的時間。
如果我們假設PCB設計電路中的多個噪聲源是不相關的（即獨立的），并且每個噪聲源的自相關為零（Johnson-Nyquist噪聲和1 / f噪聲就是這種情況），那么我們從眼圖將收斂到高斯分布。這意味著我們可以使用一些基本的統計分析來提取平均信號電平和時序抖
動。如果您正在使用多電平信令，則可以在每個電平上應用平均信號電平測量。您還可以從眼圖中提取其他一些測量值。
從這里，我們可以通過計算信號電平超出所需噪聲容限的次數來量化誤碼率。由于您通常使用數十億比特，因此更容易計算每個信號電平的信號電平達到未定義區域閾值的累積概率。由于我們通常使用高斯分布（請參見上面的直方圖），因此可以使用誤差函數輕松計算信號達到未定義的上限或下限閾值的概率。有很多開源程序和在線計算器可以很容易地為您計算這種累積概率。
將實際誤碼率與所需誤碼率進行比較時，可以確定是否需要前向糾錯技術。使用多級信令，您還可以確定是否需要某種均衡方案。動態反饋均衡是一種已用于PAM-4的400G的方案，盡管其他均衡方案對于減少不同情況下的ISI更好。
標簽：PCB設計
上一新聞：PCB設計布局參數
下一新聞：PCB設計電源布線的網絡管理
